(19)日本国特許庁（ＪＰ）　(12)特　許　公　報（Ｂ２）　(11)特許番号
特許第3048201号
(P3048201)

(45)発行日　平成12年６月５日(2000.6.5)　(24)登録日　平成12年３月24日(2000.3.24)

(51)Int.Cl.'	識別記号	ＦＩ	
Ｈ０１Ｌ	27/12	Ｈ０１Ｌ 27/12	Ｂ
	21/02	21/02	Ｂ
	21/027	21/205	
	21/205	21/265	Ｑ
	21/265	21/30	５３１Ｍ

請求項の数９(全 ５ 頁)　最終頁に続く

(21)出願番号　特願平4－246594

(22)出願日　平成４年９月16日(1992.9.16)

(65)公開番号　特開平5－211128
(43)公開日　平成５年８月20日(1993.8.20)
審査請求日　平成７年11月28日(1995.11.28)
(31)優先権主張番号　９１　１１４９１
(32)優先日　平成３年９月18日(1991.9.18)
(33)優先権主張国　フランス（ＦＲ）

(73)特許権者　592100120
コミサリヤ・ア・レネルジ・アトミク
フランス国、75015・パリ、リユ・ドウ・ラ・フエデラシオン、31／33
(72)発明者　ミシエル・ブリユエル
フランス国、38113・ブレー、プレベール・ニユメロ・９
(74)代理人　100062007
弁理士　川口　義雄　(外２名)

審査官　宮崎　園子

(58)調査した分野(Int.Cl.'，ＤＢ名)
H01L 27/12
H01L 21/02
H01L 21/265

(54)【発明の名称】　半導体材料薄膜の製造方法

(57)【特許請求の範囲】

【請求項１】　半導体材料薄膜の製造方法であって、半導体材料が完全に単結晶質の場合には半導体材料ウェーハの面が主要結晶面と実質的に平行であり、半導体材料が多結晶質の場合には、半導体材料ウェーハの面が多結晶質材料の全ての粒子に対して同一指数の主要結晶面に対して僅かに傾斜している半導体材料ウェーハを、以下の３つの段階：

基板のマスを構成する下方区域と薄膜を構成する上方区域とを前記ウェーハの体積内に画定する微小気泡の層を、イオンの平均進入深さに近い深さの前記ウェーハの体積内に生じさせる、前記ウェーハの面へのイオン注入の第１段階であって、イオンは水素ガスイオン又は稀ガスイオンの中から選択され、注入中のウェーハ温度は、注入イオンにより発生されたガスが拡散により半導体から放出し得る温度よりも低く維持されている第１段階と、

前記ウェーハの平面を、少なくとも１つの剛性材料層からなる補剛材と密着させる第２段階と、

イオン注入が実施される温度よりも高く、且つこの段階中に前記補剛材と前記ウェーハの平面とは密着させたままで、ウェーハ中の結晶の再配列作用及び微小気泡内の圧力作用により薄膜と基板のマスとを分離させるのに適した温度で前記ウェーハと前記補剛材とのアセンブリを熱処理する第３段階とで処理することを包含することを特徴とする薄膜の方法。

【請求項２】　半導体材料内へのイオンの注入段階が、イオンが横断することができるような性質及び厚さの１つ以上の材料層を通じて実施されることを特徴とする請求項１に記載の薄膜の製造方法。

【請求項３】　半導体がＩＶ族の共有結合を有することを特徴とする請求項１に記載の薄膜の製造方法。
【請求項４】　半導体がシリコンであり、注入イオンが水素ガスイオンであり、注入中のウェーハ温度が２０～４５０℃であり、且つ第３の熱処理段階の温度が５００℃を超えることを特徴とする請求項１から３のいずれか一項に記載の薄膜の製造方法。
【請求項５】　注入が封入高温酸化シリコン層を通じて実施され、且つ補剛材が少なくとも１つの酸化シリコン層によって被覆されたシリコンウェーハであることを特徴とする請求項２に記載の薄膜の製造方法。
【請求項６】　前記ウェーハの平面を補剛材と密着させる第２段階が、静電圧力を加えることにより実施されることを特徴とする請求項１に記載の薄膜の製造方法。
【請求項７】　補剛材が、蒸着、プラズマ又は光子によって支援される化学蒸着またはプラズマ又は光子によって支援されない化学蒸着からなる群の中から選択された１つ以上の方法によって付着されることを特徴とする請求項１に記載の薄膜の製造方法。
【請求項８】　補剛材が接着性物質によって前記ウェーハに結合されることを特徴とする請求項１に記載の薄膜の製造方法。
【請求項９】　補剛材が原子間結合を促進する処理によってウェーハに付着させられることを特徴とする請求項１に記載の薄膜の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄い半導体材料フィルム（半導体材料薄膜）、好ましくは単結晶質フィルムの製造に適用可能な製造方法に関する。
【０００２】
【従来の技術】単結晶質半導体フィルムの製造には種々の方法があるが、多結晶質材料フィルム又は非晶質材料フィルムの製造が比較的簡単である一方で、単結晶質フィルムの製造が遥かに困難なために、これらの方法の実施がしばしば複雑で、費用がかかることは知られている。
【０００３】単結晶質フィルムの製造に使用されている方法の中には、いわゆる“絶縁体上シリコン”基板の製造に使用されている方法がある。この方法の目的は、フィルムから電気的に絶縁された基板上に位置する単結晶質シリコンフィルムを製造することである。
【０００４】結晶成長ヘテロエピタキシ法により、格子パラメータがシリコンのパラメータに近い他の型の単結晶質基板、例えばサファイア基板（Al_2O_3）又はフッ化カルシウム基板（CaF_2）上に例えば薄膜のシリコン結晶を成長させることができる。（参考文献５を参照）。
【０００５】ＳＩＭＯＸ法（この名称は文献で使用されている）は、基板のマスから単結晶質シリコンフィルムを分離する酸化シリコン層をシリコン容積部内に設けるために、シリコン基板内への酸素線量の多いイオンの注入を使用している。（参考文献１参照）。
【０００６】他の方法は、化学的又はメカノケミカル摩耗によるウェーハの薄片化（ｔｈｉｎｎｉｎｇ）の原理を使用している。このカテゴリーで最も成功をおさめた方法は更にエッチストップの原理を使用している。この方法では、必要な厚さが達せられるとすぐにウェーハの薄片化を停止させることができ、このようにして均一な厚さを確保することができる。この方法は例えば、製造が所望されているフィルムの厚さ全体にわたりｎ型基板へのｐ型ドーピングを施し、次いでｎ型シリコンには活性で、ｐ型シリコンには不活性な化学浴で基板を化学腐食させることからなる（参考文献２及び３を参照）。
【０００７】単結晶質半導体フィルムの主要用途は、Ｘ線リソグラフィマスク、センサ、太陽電池及び複数の活性層を有する集積回路の製造のための絶縁体上シリコン基板、自立シリコン膜又は自立炭化シリコン膜である。
【０００８】薄い単結晶質フィルムの種々の製造方法は、製造手順に関して欠点がある。
【０００９】ヘテロエピタキシ法は基板の種類によって制限される。基板の格子パラメータは半導体のパラメータと精密には同一ではないので、フィルムは多数の結晶上の欠陥を有する。更には、これらの基板は高価で、脆く、且つ限定された寸法でのみ存在している。
【００１０】ＳＩＭＯＸ法は、非常に線量の多いイオン注入を必要とし、この注入は非常に重く且つ複雑な注入機械を要する。このような機械の出力は制限され、出力を著しく増すことは困難であろう。
【００１１】薄片化法は、エッチストップの原理を使用する場合を除いて、均質性及び品質の観点から競合的ではない。不運なことに、このエッチストップの導入により方法は複雑になり、場合によってはフィルムの使用が制限され得る。
【００１２】従って、エッチストップがｎ型基板へのｐ型ドーピングによって実施されるならば、フィルム内で製造される任意の電子デバイスはフィルムのｐ型特性に適合させねばならない。
【００１３】
【発明が解決しようとする課題】本発明は、選択される半導体とは種類の異なった初期基板も、非常に多い注入線量も、エッチストップをも必要とせずに前述した欠点を克服し得、且つ更に均質で調整された厚さを有するフィルムの製造を可能とする薄い半導体材料フィルムの製造方法に関する。
【００１４】
【課題を解決するための手段】この薄膜の製造方法は、半導体材料が完全に単結晶質の場合には半導体材料ウェーハの面が主要結晶面と実質的に平行であり、半導体材料が多結晶質の場合には、半導体材料ウェーハの面が多

結晶質材料の全ての粒子に対して同一指数の主要結晶面に対して僅かに傾斜している半導体材料ウェーハを、以下の３つの段階：
基板のマスを構成する下方区域６と薄膜を構成する上方区域５とを前記ウェーハの体積内に画定する微小気泡の層３を、イオンの平均進入深さに近い深さの前記ウェーハの体積内に生じさせる、前記ウェーハ１の面４へのイオン注入の第１段階であって、イオンは水素ガスイオン又は稀ガスイオンの中から選択され、注入中のウェーハ温度は、注入イオンにより発生されたガスが拡散により半導体から放出し得る温度より低く維持されている第１段階と、前記ウェーハの平面４を、少なくとも１つの剛性材料層からなる補剛材７と密着させる第２段階と、イオン注入が実施される温度よりも高く、且つこの段階中に前記補剛材と前記ウェーハの平面とは密着させたままで、ウェーハ１中の結晶の再配列作用及び微小気泡内の圧力作用により薄膜５と基板６のマスとを分離させるのに適した温度で前記ウェーハ１と前記補剛材７とのアセンブリを熱処理する第３段階とで処理することを包含することを特徴とする。
【００１５】従って、本発明は、格子を構成する全ての粒子が半導体面に実質的に平行な主要結晶面（該面は全ての半導体粒子に対して同一指数、例えば（１，０，０）を有する）を有するならば、多結晶質半導体材料にも適用される。半導体材料に関しては、ＺＭＲＳＯＩ（ＺＭＲ＝帯－溶融－再結晶化）が挙げられ得る（参考文献４を参照）。注入段階という用語は、１回の注入段階と、異なる線量及び／又は異なるエネルギ及び／又は異なるイオンでの注入の連続とを意味する。
【００１６】本発明方法の変形例として、１つ以上の材料層を通じて半導体材料内へのイオン注入を実施するのが有利であり得る。該“封入（ｅｎｃａｐｓｕｌａｔｉｎｇ）”層は、イオンがこの材料層を貫通して、半導体に進入するように選択される。例えば封入層は、より薄い膜を製造するために半導体内へのイオンの進入を抑える手段としても、考えられ得る汚染から半導体を保護する手段としても、又は半導体面の物理化学的状態を調整する手段としても使用され得る。ウェーハを構成する基板がシリコンから製造されるときには、高温酸化シリコンからなり且つ厚さが例えば２５～５００ｎｍの封入層を選択することが有利であり得る。これらの封入層は注入段階後に保持され得るか又は除去され得る。
【００１７】本発明では、イオン注入が実施されるウェーハの温度は作業中常に調整され、その結果温度は、注入イオンによって発生されたガスが急速に拡散し且つ半導体から放出する臨界温度よりも低く維持される。例えば該臨界温度はシリコンへの水素注入の場合で約５００℃である。この温度を超えると、微小気泡が形成されないために、この方法は効果がなくなる。シリコンの場合には、２０～４５０℃の注入温度が好ましい。
【００１８】ウェーハ－補剛材アセンブリの熱処理という第３段階中には、イオン注入によって発生された無秩序に続いて結晶の再配列が生じる。共に第３段階の熱処理によって生じる結晶の再配列とマクロな気泡を生じる気泡の凝集とによってフィルムと基板とが分離される。これらの気泡内の気体圧力の作用下では、半導体面は高い応力を受ける。表面変形及び形成されたマクロ気泡に相当する火ぶくれ状態の生成を避けることが所望されるならば、これらの応力を補償することが重要である。従って、火ぶくれ状態は、マクロな気泡がその最終成長段階に達して互いに凝集する前に、小さく粉々になり得る。従って、連続する半導体フィルムの製造が所望されるならば、熱処理段階中に生じる応力を補償することが必要である。本発明に基づけば、この補償は半導体ウェーハ面と補剛材とを密着させることによって行われる。補剛材の機能は、ウェーハ面との接触及びその機械特性により、マクロな気泡によって発生された応力が補償されることである。従って、半導体フィルムは最終的に壁開するまで、熱処理段階中常に平坦且つ損なわれないままであり得る。
【００１９】本発明に基づけば、補剛材の製造方法の選択及び補剛材の種類はフィルムについて考えられる各適用によって決まる。例えば意図される用途が絶縁体上シリコン基板の製造ならば、補剛材は、酸化物層又は窒化物層のような少なくとも１つの誘電層によって被覆されたシリコンウェーハからなることが有利であり得る。補剛材の酸化物は、それからフィルムが製造されるべきウェーハと密着されており、ウェーハは例えば酸化シリコン封入層を任意に有している。
【００２０】補剛材は、ウェーハに結合され得るか又は補剛材について選択された厚さが適当であれば、即ち数マイクロメータ～数十マイクロメータならば、蒸発、プラズマ又は光子によって支援される化学蒸着又はプラズマ又は光子によって支援されない化学蒸着のような方法によってウェーハ上に製造され得る。
【００２１】密着という用語は、例えば静電圧力及び／又は付着接触によって補剛材をウェーハ上に押圧することによって得られる接触を意味する。
【００２２】従って、本発明の補剛材は更に、補剛材及びウェーハ両方に接着性物質を使用して、又は接着性物質の使用が所望されない場合には補剛材と半導体ウェーハとの原子間結合を助けるために、結合されるべき表面の少なくとも１つを先に製造し且つ任意に圧力の選択を伴う熱処理及び／又は静電処理を実施することにより半導体ウェーハに結合され得る。補剛材は静電圧力によってもウェーハに付着され得る。
【００２３】自立膜の製造に関する適用については、補剛材をフィルムから簡単且つ選択的に分離することができるように補剛材の種類を選択することが適切である。参考までに、単結晶質シリコン膜を製造するには、例え

ば酸化シリコン補剛材を選択することが可能であり、この補剛材はそれから、プロセスの第３の熱処理段階の後にフッ化水素酸浴中で除去される。

【００２４】本発明方法の特徴として、第２段階及び第３段階での作業温度の選択は以下の要件に適合せねばならない。ウェーハ上に補剛材を設置するには、第３段階の処理を開始させ得る温度を適用してはならない。このために本発明に基づけば、第３段階の熱処理の温度よりも低い温度でプロセスの第２段階を実施することが必要である。本発明ではこの熱処理は、結晶再配列と気泡の凝集とが効果的に生じる温度で実施されねばならない。例えばシリコンの場合、結晶再配列と気泡の凝集とが適切な動力学で生じ得るには約５００℃を超える温度が必要である。

【００２５】本発明方法を実施するに当たって、ボンバードによる注入に使用されるイオンは通常H^+イオンであるが、この選択は限定的であるとみなすべきではない。従って本方法の原理は、分子水素イオン又はヘリウム、ネオン、クリプトン及びキセノンのような稀ガスのイオンを単独で若しくは組み合わせて使用して適用され得る。本発明方法を工業的に適用するには、ＩＶ族半導体が好ましく、例えばシリコン、ゲルマニウム、炭化シリコン及びシリコン－ゲルマニウム合金の使用が可能である。

【００２６】

【実施例】添付図面を参照して本発明の非制限的実施例を更に詳細に説明する。

【００２７】これから添付図面を参照して説明する実施例は、H^+イオン注入による単結晶質シリコンウェーハ内での薄膜の製造に関する。

【００２８】その表面が主要結晶面、例えば（１，０，０）面に相当する単結晶質シリコンウェーハに１５０ｋｅＶでH^+イオン（プロトン）を注入すると、注入線量が少ない（$<10^{16}cm^{-2}$）場合には、図１に示すように深さＲｐで最大濃度を有する深さＰに対する水素濃度プロフィールＣが得られる。シリコン内へのプロトン注入の場合には、Ｒｐは約１．２５マイクロメータである。

H^+イオンのエネルギ（ｋｅＶ）	10	50	100	150	200	500	1000
フィルムの厚さ（μｍ）	0.1	0.5	0.9	1.2	1.6	4.7	13.5

【００２９】約$10^{16}cm^{-2}$の線量では、注入水素原子は気泡を形成し始め、これらの気泡は表面に平行な面の付近に配分されている。表面の面は主要結晶面に相当し、また結果的に壁開面となる微小気泡面についても同様である。

【００３０】$10^{16}cm^{-2}$を超える（例えば$5\cdot10^{16}cm^{-2}$）注入線量では、シリコンを、厚さが１．２マイクロメータの上方フィルム（薄膜）と、基板のマスとの２つの部分に壁開させる気泡の融合を、加熱により開始させることが可能である。

【００３１】水素注入は有利な例である。何故ならば、シリコン中でのイオンの制動プロセスは事実上イオン化（電子制動）だからである。原子移動による原子核型制動は飛程の最後にのみ生じる。それ故シリコンの表面層では非常に僅かな欠陥だけしか生じることがなく、限定された厚さにわたり、気泡が深さＲｐ（最大濃度の深さ）の付近に集中している。このため、妥当な注入線量（$5\cdot10^{16}cm^{-2}$）のために必要な本方法の効率が達成され、表面層を分離した後には粗度の限定された表面を得ることが可能となる。

【００３２】本発明方法を使用すると、注入エネルギを選択することにより広い厚さ範囲内で薄膜の厚さを選択することが可能となる。この特性は、注入イオンの原子番号ｚが小さいだけに一層重要である。例えば以下の表は、H^+イオン（ｚ＝１）の異なる注入エネルギに対して得られ得るフィルムの厚さを示している。

図２は封入層１０で任意に被覆された半導体ウェーハ１を示し、該層は、主要結晶面に平行な平面４を通してのH^+イオンのイオンボンバード２を受けている。面４に平行に微小気泡層３を認めることができる。層３及び面４は薄膜５を限定している。半導体基板６の他の部分は、基板のマスを構成している。

【００３３】図３は、半導体ウェーハ１の面４と密着された補剛材７を示している。本発明の有利な実施例では、材料へのイオン注入は高温酸化シリコン封入層１０を通じて行われ、補剛材７は少なくとも１つの誘電層によって被覆されたシリコンウェーハからなっている。

【００３４】他の実施例は、半導体材料に補剛材を固定するために静電圧力を使用している。この場合、例えば５０００Ａ厚さの酸化シリコン層を有するシリコン補剛材が選択される。ウェーハの平面は補剛材の酸化物と接触させられ、ウェーハと補剛材との間には数十ボルトの電位差が適用される。ここで得られる圧力は数10^5～10^6パスカルである。

【００３５】図４は、基板６のマスから空間８によって離隔された、補剛材７に結合されたフィルム５を示している。

【００３６】本明細書は以下の資料を参照している。

（１）ＳＩＭＯＸ ＳＯＩ for Integrated CircuitFabrication by Hon Wai Lam, IEEE Circuits and Devices Magazine, July 1987.

（２）Silicon on Insulator Wafer Bonding, Wafer Thinning, Technological Evaluations by Haisma, Spierings, Biermann et Pals, Japa

nese Journal of Applied Physics, vol. 28, no. 8, August 1989.
(3) Bonding of silicon wafers for silicon on insulator by Maszara, Goetz, Caviglia and McKitterick, Journal ofApplied Physic 64 (10) 15 November 1988.
(4) Zone melting recrystallization silicon on insulator technology by BorYeu Tsaur, IEEE Circuits and Devices Magazine, July 1987.
(5) 1986 IEEE SOS/SOI Technology Workshop, September 30−October 2, 1986, South Seas plantation resort and yacht Harbour, Captiva Island, Florida.

【図面の簡単な説明】

【図１】進入深さに対する水素イオンの濃度プロフィールを示すグラフである。

【図２】H^+イオンのボンバードにさらされ且つ注入粒子によって生じた微小気泡層が内部に出現した、単結晶質フィルム源として本発明で使用される単結晶質半導体ウェーハの断面図である。

【図３】補剛材で被覆された図２の半導体ウェーハを示す図である。

【図４】熱処理段階後にフィルムと基板マスとの間に壁開が生じたときの、図３の半導体ウェーハと補剛材とのアセンブリを示す図である。

【符号の説明】

1　ウェーハ
4　平面
5　フィルム
6　基板
7　補剛材

【図１】



FIG. 1

【図２】



FIG. 2

【図３】



FIG. 3

【図４】



FIG. 4

フロントページの続き

(51)Int.Cl.[7]	識別記号	FI	
H01L 31/04		H01L 31/04	X